Inhaltsangabe1 Einleitung.- 1.1 Assoziativprozessoren.- 1.1.1 Architektur assoziativer Prozessorfelder.- 1.1.2 Assoziative Monoprozessorarchitekturen.- 1.2 Aufbau eines Assoziativspeichers.- 1.2.1 Neuronale Netzwerke.- 1.2.2 Inhaltsadressierte Speicher.- 1.3 Assoziativspeicheroperationen.- 1.4 Strukturen wortorientierter Assoziativspeicher.- 1.4.1 Vollparallele Assoziativspeicher.- 1.4.2 Bitseriell-wortparallele Assoziativspeicher.- 1.4.3 Wortseriell-bitparallele Assoziativspeicher.- 1.4.4 Blockorientierte Assozativspeicher.- 1.5 Arbeitsweise und Eigenschaften eines parallelen Assoziativspeichers.- 1.6 Sprachen zur assoziativen Verarbeitung von Daten.- 2. Flagorientierte Systeme.- 2.1 Flagtransformation.- 2. 2 Flagrücktransf ormation.- 2. 3 Flagalgebra.- 3. Grundkonzept einer flagorientierten Einheit.- 3.1 Speicherung von Flags.- 3. 2 Transformationseinheit.- 3.2.1 Maskierung von Daten.- 3.3. Grundoperationen in einem flagorientierten Assoziativspeicher.- 3.3.1 Schreiboperation.- 3.3.2 Löschen von Daten.- 3.3.3 Identitätsoperation.- 3.3.4 Gesamtkonzept der Grundschaltung.- 3.4 Grundschaltung eines flagorientierten Assoziativspeichers.- 3.4.1 Speicherung indizierter Flags.- 3.5 Mehrfachtrefferauflösung.- 3.6 Vollständige Assioziativspeicherschaltung mit einer Prioritätenschaltung.- 3.7 Vollständige Schaltung eines Assoziativspeichers mit einem maskierten Zähler.- 4. Konzeption komplexer Such- und Arithmetik-Logik-Operationen.- 4.1 Adressorientierte Operationen.- 4.1.1 Größer-Gleich- und Kleiner-Gleich-Suchoperationen.- 4.1.2 Suchoperationen innerhalb und außerhalb von Grenzen.- 4.2 Inhaltsorientierte Operationen.- 4.2.1 Maximum- und Minimum-Suche in einem Datensatz.- 4.2.2 Flagorientierte Arithmetik-Logik-Operationen.- 4.2.2.1 Konzept eines flagorientierten Addierwerkes.- 4.2.2.2 Gesamtkonzept eines flagorientierten Addierwerkes.- 4.2.2.3 Kaskadierung von flagorientierten Addierwerksmoduln.- 4.2.3 Realisierung weiterer Arithmetik/Logik-Operationen.- 4.2.4 Realisierung mehrerer Operationen in einem Modul.- 5. Flagorientierte Assoziativspeicher mit erweitertem Funktionsumfang.- 6. Kaskadierung flagorientierter Assoziativspeicher.- 6.1 Vertikale Kaskadierung flagorientierter Assoziativspeicher.- 6.1.1 Schaltung eines vertikalen Assoziativspeicherfeldes.- 6.2 Horizontale Kaskadierung flagorientierter Assoziativspeichermoduln.- 6.2.1 Horizontale Kaskadierung erster Art.- 6.2.2 Horizontale Kaskadierung zweiter Art.- 6.2.3 Gegenüberstellung beider Verfahren.- 6.2.4 Hardwarestruktur eines horizontalen Speicherfeldes.- 6.2.5 Durchführung von Suchoperationen in einem horizontalen Speicherfeld.- 6.2.5.1 Identitäts- und Teilidentitätsabfrage.- 6.2.5.2 Weitere Suchoperationen.- 6.2.6 Realisierung eines dynamisch konfigurierbaren Speicherfeldes.- 7. Assoziativprozessorarchitekturen mit flagorientierten Einheiten.- 7.1 Assoziative Koprozessor-Architektur.- 7.2 Assoziativprozessor-Architektur mit einem universellen Steuerprozessor.- 7.3 Architektur eines flagorientierten Assoziativprozessors.- 7.3.1 Transformationseinheiten.- 7.3.2 Flagspeichereinheit.- 7.3.3 Flagregister.- 7.3.4 Statusregister.- 7.3.5 Flag-Rechenwerk.- 7.3.6 Flagstatus-Rechenwerk.- 7.3.7. Verarbeitungsgeschwindigkeit.- 7.4 Sprachoberfläche für flagorientierte Architekturen.- 8. Schlußbemerkungen.- 9. Literatur.- A1. Verzeichnis der Abbildungen.- A2. Verzeichnis der Tabellen.- A3. Verzeichnis der verwendeten Symbole.- A4. Verzeichnis der Variablen und Abkürzungen.